ECO

前提：综合时要keep hierarchy, 确保逻辑不被打散，做ECO时能快速定位到需要修改的地方。 步骤：
1. 修改rtl code，做rtl level 的simulation，确保修改思想是正确的
2. 查找netlist，定位到需要修改地方，理清周边逻辑，尤其是对于有clock gating的情况
3. 少量逻辑的增加可手动例化一些库单元，或写个module综合一下
4. 确保修改后逻辑和时序与预期的一致
5. Formal Check，可用LEC，比对netlist和rtl code的一致性，确保你netlist修改正确
6. gate level simulation
7. To backend